There are no translations available. Please visit the German version.

Design of Embedded Systems

Kickoff: 06.04.22, 16:15 Uhr, voraussichtlich online

Ziel dieses Fachprojekts ist es, einen vorgegebenen RISC-V Prozessor (pipelined and superscalar) weiterzuentwickeln. Einige von uns entwickelte Prozessoren können im Github TUD-CPU gefunden werden.

Für die Implementierung der Weiterentwicklungen wird die Hardwarebeschreibungssprache VHDL genutzt. Für Studierende, die VHDL nicht im Ramen des Hardwarepraktikums erlernt haben, wird ein VHDL-Crashkurs am Beispiel des MIPS-Prozessordesigns vor Beginn des Fachprojektes angeboten. Das Grundwissen über Prozessoren und deren Weiterentwicklung wird in einer Seminarphase zu Beginn des Fachprojekts erarbeitet. Nach der Seminarphase werden die Studierenden in Gruppen aufgeteilt und bearbeiten zusammen eine ausgesuchte oder selbst ausgedachte Erweiterung des vorgegeben Prozessors. Zum Schluss sollen die Optimierungen mithilfe von Benchmark-Applikationen umfangreich evaluiert werden.

Mögliche Projektideen sind im Folgenden aufgelistet. Andere Ideen sind ebenfalls nach Absprache möglich.

• Deeper Pipelines
• Branch Prediction
• Caches
• Out-of-Order Execution
• Register Renaming
• ALU extensions (multiplier, divider, optimized adder, etc.)
• Additional instructions, e.g. SIMD, Bitmanip Extensions
• Connecting machine learning accelerators from TUD-MLA

Nachdem die Korrektheit der Implementierungen verifiziert wurden,  sollen die Designs auf echter Hardware synthetisiert werden. Dazu stehen FPGAs (ZCU104) bereit, für welche Tutorials und Remote-Access zur Verfügung stehen.

Bei Fragen könnt ihr euch gerne an Mikail Yayla wenden.

WiSe 21/22: Digital Design for Machine Learning introduction slides

SoSe 21: Design Your Own CPU introduction slides